1. The multicore processor may identify a cache miss for a block in the second cache.

Le processeur multicœur peut identifier un défaut de cache pour un bloc dans le second cache.

2. The cache controller performs a broadside compare of the reference address against all addresses held in the cache, and translates the reference address into a cache-array address.

Le gestionnaire d'antémémoire effectue une comparaison d'ensemble de l'adresse de référence avec toutes les adresses figurant dans l'antémémoire et traduit l'adresse de référence en une adresse d'assemblage d'antémémoire.

3. Pipelined access to single ported cache

Acces pipeline a une antememoire a un port

4. The cache system interfaces to the host bus through address and data buffers controlled by cache interface logic.

Le système d'antémémoire assure l'interface avec le bus hôte par l'intermédiaire de tampons d'adresses et de données commandés par une logique d'interface d'antémémoire.

5. Shared cache for a tightly-coupled multiprocessor

Mémoire cache partagée pour multiprocesseur jumelé

6. Translation lookaside buffer having cache existence information

Répertoire de pages actives possédant des informations d'existence de mémoire cache

7. Such tight coupling also eliminates an access into the first level cache for address translation, eliminates pollution of the first level cache by table entries and also reduces contention for the first level cache.

Ce couplage étroit supprime également un accès à l'antémémoire de premier niveau pour la traduction des adresses, supprime l'encombrement inutile de l'antémémoire de premier niveau par des éléments de tables et réduit en outre les conflits d'utilisation de l'antémémoire de premier niveau.

8. Cache memory with write through, no allocate mode

Mémoire cache avec mode d'écriture immédiate sans allocation

9. — Secondary syphilis

— Syphilis secondaire

10. Scalable methods for disambiguating shared cache accesses in multi-level cache hierarchies of multiprocessing systems are disclosed providing for improved system performance and reduced cost.

L'invention porte sur des procédés à échelle variable destinés à lever des ambiguïtés concernant des accès à des antémémoires partagées dans le cadre de hiérarchies à antémémoires multiniveaux de systèmes multiprocesseurs, ces procédés permettant d'obtenir un meilleur rendement des systèmes et d'en réduire les coûts.

11. Cache address strobe control logic for simulated bus cycle initiation

Logique stroboscopique de declenchement de cycles simules de commande de bus

12. Alkaline secondary battery

Accumulateur secondaire alcalin

13. Primary/secondary syphilis

Syphilis primaire/secondaire

14. Finally, a method and apparatus are plrovided for storing a translated hierarchical address in a cache CAM and using the cache CAM to perform successive hierarchical address translations.

Enfin l'invention porte sur un procédé et un dispositif pour mémoriser une adresse hiérarchisée traduite dans une antémémoire associative et pour utiliser l'antémémoire associative pour réaliser des traductions d'adresses hiérarchisées successives.

15. Multilevel conversion table cache for translating guest instructions to native instructions

Mémoire cache de table de conversion multiniveau permettant de traduire des instructions d'hôte en instructions d'origine

16. The translation templates are then loaded into a translation template cache.

Les modèles de traduction sont ensuite chargés dans une mémoire cache de modèles de traduction.

17. Address translation cache that supports simultaneous invalidation of common context entries

Antémémoire de traduction d'adresse prenant en charge une invalidation simultanée d'entrées de contexte commun

18. Cathode active material for lithium-ion secondary battery and lithium-ion secondary battery

Matériau actif de cathode pour batterie secondaire au lithium-ion et batterie secondaire au lithium-ion

19. Hardware acceleration system for logic simulation using shift register as local cache

Systeme d'acceleration de materiel pour simulation logique utilisant un registre a decalage comme memoire cache locale

20. Multi-channel first-in first-out cache queue controller and access method

Contrôleur de file d'attente d'antémémoire de type premier entré, premier sorti multicanaux et procédé d'accès

21. Address translation caching and i/o cache performance improvement in virtualized environments

Mise en cache de traduction d'adresse et amélioration de la performance d'antémémoire i/o dans des environnements virtualisés

22. All solid state secondary battery and method for manufacturing all solid state secondary battery

Batterie secondaire tout solide et procédé de fabrication de batterie secondaire tout solide

23. Positive electrode active material for non-aqueous secondary battery and non-aqueous lithium secondary battery

Matériau actif d'électrode positive pour batterie secondaire non aqueuse et batterie secondaire au lithium non aqueuse

24. Each IP identity has its own ARP cache and Address Resolution Protocol (ARP).

Chaque identité IP présente sa propre mémoire cache ARP et un protocole de résolution d'adresse (ARP).

25. Optimized cache consistency algorithm in a point-to-point interconnected multiple processor system

Algorithme optimisé de consistance de mémoire cache dans un système de traitement multiple interconnecté point à point

26. Secondary battery with advanced safety

Batterie secondaire a securite avancee

27. The program memory is only accessed on instruction cache misses in the engines.

On n'a accès à la mémoire de programme que sur des absences de mémoire cache d'instructions dans les moteurs.

28. All-solid-state secondary battery

Batterie rechargeable tout solide

29. Systems and methods for direct data access in multi-level cache memory hierarchies

Systèmes et procédés pour un accès direct aux données dans des hiérarchies de mémoires cache multiniveaux

30. Cathode active material for lithium secondary battery, manufacturing method thereof, and lithium secondary battery including same

Matériau actif cathodique pour batterie secondaire au lithium, procédé pour le fabriquer, et batterie secondaire au lithium le comprenant

31. A single access to the cache memory (23) may cross virtual address line boundaries.

Un unique point d'accès à l'antémémoire (23) peut traverser des frontières de lignes d'adresses virtuelles.

32. Method and system to achieve zero cycle penalty for access crossing a cache line

Procede et systeme pour atteindre une penalite de cycle nulle en vue d'obtenir un acces croisant une ligne de memoire cache

33. A system and method are described for intelligently flushing data from a processor cache.

L'invention concerne un système et un procédé pour vider intelligemment les données d'un cache de processeur.

34. Where the secondary agent concentration value exceeds a secondary threshold value, an alarm signal may be activated.

Lorsque la valeur de concentration d'agent secondaire dépasse une valeur de seuil secondaire, un signal d'alarme peut être activé.

35. Transformer with secondary voltage electronic adjustment

Transformateur avec reglage electronique de tension secondaire

36. Simultaneous invalidation of all address translation cache entries associated with x86 process context identifier

Invalidation simultanée de toutes les entrées d’antémémoire de traduction d'adresse associées à un identificateur de contexte de processus x86

37. A single integrated cache is maintained for file system data, status and pathname information.

Une seule antémémoire intégrée est maintenue pour les informations relatives au nom d'accès, à l'état et aux données du système de fichiers.

38. • Secondary infection (purulent acute otitis media)

• Infection secondaire (otite moyenne aiguë purulente)

39. As a consequence, an absolute majority of girls completes secondary education or secondary professional education institutions on time.

Pour cette raison, la très grande majorité des filles achèvent les études secondaires ou les cours d’enseignement secondaire professionnel.

40. The processor (1) retrieves blocks of data from a cache (5) or a memory (3).

Le processeur (1) extrait des blocs de données à partir d'une antémémoire (5) ou d'une mémoire (3).

41. A method, apparatus and system for dynamically controlling an addressing mode for a cache memory

Procédé, appareil et système de commande dynamique d'un mode d'adressage pour une mémoire cache

42. The conditional access mechanism uses the locking condition to implement conditional accessing of the cache memory.

Ledit mécanisme utilise la condition de blocage pour mettre en oeuvre l'accès conditionnel à la mémoire cache.

43. Salt slag from primary and secondary production

Scories salées provenant de la production primaire et secondaire

44. Aerobic and/or anaerobic treatment (secondary treatment)

Traitement aérobie et/ou anaérobie (traitement secondaire)

45. In one embodiment, a non-quick to quick translator cache provides pointer specific store instruction replacement.

Dans un aspect de l'invention, une cache de traduction lente à rapide fournit un remplacement d'une instruction de mémoire spécifique d'un pointeur.

46. The address resolution protocol will repopulate the cache from traffic it snoops and from new requests.

Le protocole de résolution d'adresse va équiper la cache à partir du trafic observé et à partir de nouvelles requêtes.

47. The multicore processor may update the directory to reflect that the second cache shares the blocks.

Le processeur multi-noyau peut mettre à jour le répertoire pour refléter le fait que la seconde mémoire cache partage les blocs.

48. A microprocessor (100) including a level two cache memory (200) which supports multiple accesses per cycle.

L'invention concerne un microprocesseur (100) comprenant une mémoire cache de second niveau (200) prenant en charge plusieurs accès par cycle.

49. If so, the instruction mapping circuit maps the pointer address to an address within the data cache.

Si cela est le cas, le circuit de mappage d'instructions implante l'adresse du pointeur à une adresse dans la mémoire cache.

50. A cost effectiveness for copying the candidate data blocks to the cache memory device may be determined.

On peut déterminer un rapport coût/efficacité de la copie des blocs de données candidats vers le dispositif à mémoire tampon.

51. For instance, multiple ones of the data channels may be employed for servicing a cache-block access.

Par exemple, de multiples canaux parmi les canaux de données peuvent être employés pour assurer un accès à un bloc de cache.

52. High-capacity electrode active material for secondary battery

Materiau actif d'electrode a haut rendement pour cellule secondaire

53. Binder for secondary battery, having excellent adhesive force

Liant pour accumulateur présentant une excellente force adhésive

54. • Education Allowance - Secondary Education Away From The Post

• Indemnité d'instruction -Études secondaires hors du poste

55. A further attribute may indicate that the fetch address is an even address in the instruction cache.

Un attribut supplémentaire peut indiquer que l'adresse de lecture est une adresse régulière dans la mémoire cache d'instructions.

56. Open front display case with secondary air curtain

Vitrine ouverte à l'avant avec rideau d'air secondaire

57. Absolute phase measurement with secondary pattern-embedded fringe

Mesure de phase absolue ayant une frange a motif secondaire incorpore

58. Alkaline secondary battery and process for its production

Batterie d'accumulateurs alcalins et procede de production

59. Trailer having secondary wheel attached to adjustable leg

Remorque ayant une roue secondaire fixée à une béquille réglable

60. Alternaria infectoria, Alternaria alternata, secondary metabolites, cluster analysis.

Alternaria infectoria, Alternaria alternata, métabolites secondaires, analyse par groupements.

61. Systems and methods for supporting a plurality of load accesses of a cache in a single cycle

Systèmes et procédés de support d'une pluralité d'accès à une charge d'une mémoire-cache dans un seul cycle

62. Provided are: a positive electrode for lithium ion secondary batteries, which is capable of improving the battery characteristics of a lithium ion secondary battery by adequately suppressing aggregation of acetylene black; and a lithium ion secondary battery.

L'invention porte sur : une électrode positive pour des batteries secondaires au lithium-ion, qui est apte à améliorer les caractéristiques de batterie d'une batterie secondaire au lithium-ion par suppression de manière adéquate d'une agrégation de noir d'acétylène ; et une batterie secondaire au lithium-ion.

63. It allocates main memory for the file cache even when it is no longer available for running applications.

C’est précisément ici qu’O&O CleverCache entre en jeu et résout ce problème en prenant le contrôle de la gestion des ressources de mémoire pour la mémoire cache et les applications.

64. The algorithms are combined with different microprocessor cache settings and test patterns to identify different types of errors.

Les algorithmes sont combinés à différents paramètres de mémoire cache du microprocesseur et à différents motifs de tests pour identifier divers types d'erreurs.

65. Radiological acro-osteolysis can be secondary to several diseases.

L’acro-ostéolyse radiologique peut être secondaire à plusieurs affections.

66. A processor includes a cache memory having at least one entry managed according to a copy-back algorithm.

La présente invention concerne un processeur comprenant une mémoire cache qui présente au moins une entrée gérée en fonction d'un algorithme de recopie (copy-back).

67. Active cathode material for secondary lithium cells and batteries

Matériau de cathode actif pour et batteries et cellules de lithium secondaires

68. Acceptable primary, secondary end points in clinical trials; 2.

Paramètres d'efficacité primaires, secondaires acceptables lors des essais cliniques; 2.

69. Home > School Showcase > Grey Highlands Secondary School

Accueil > Présentation des écoles > Grey Highlands Secondary School

70. Method for secondary primary cell adjustment and enodeb thereof

Procédé d'ajustement de cellule principale secondaire et enodeb associé

71. Similarity measures for acoustic feature vectors (54) are determined in groups that are then buffered into cache memory (59).

Des mesures de similitude pour les vecteurs de caractéristiques acoustiques (54) sont déterminées dans des groupes qui sont ensuite tamponnés dans l'antémémoire (59).

72. When a member of a first hierarchy is accessed, all contents of that member are copied to the cache.

Lors de l’accès à un membre d’une première hiérarchie, le contenu entier de ce membre est copié dans la mémoire cache.

73. Heat treatment of age-hardenable aluminium alloys utilising secondary precipitation

Traitement thermique d'alliages d'aluminium durcissables par vieillissement a l'aide d'une precipitation secondaire

74. Yet, Community secondary legislation generally does not address the issue.

Cependant, le droit communautaire dérivé ne traite généralement pas cette question.

75. Gases (petroleum), secondary absorber off, fluidized catalytic cracker overheads fractionator

gaz résiduels (pétrole), absorbeur secondaire, fractionnement des produits de tête du craquage catalytique fluide

76. POST SECONDARY EDUCATION IN CANADA - ADMINISTRATIVE FORMS USED FOR ALLOWANCE

FORMULES ADMINISTRATIVE À UTILISÉES POUR LE REMBOURSEMENT - ENSEIGNEMENT POST SECONDAIRE AU CANADA

77. Can CDS index alternative Outlook folders (like secondary contact folders)?

CDS peut-il indexer des fichiers Outlook de rechange (des fichiers de contact secondaires, par exemple)?

78. • 2005 - $21,600 Measures to Address Equitable Access to Post-Secondary Education:

• 2005 - 21 600 $ Mesures visant à assurer un accès équitable à l'enseignement postsecondaire :

79. Secondary side cycloconverter drive circuit for resonant coverter in solar application

Circuit de pilotage de cycloconvertisseur côté secondaire pour convertisseur résonant dans une application solaire

80. Absence of voltage indicator with communication network based secondary power source

Indicateur d'absence de tension comportant une source d'alimentation secondaire basée sur un réseau de communication