1. A method for operating a Reduced Instruction Set Computer, RISC, processor that executes normal RISC instruction and special RISC instructions.

Procédé d'exploitation d'un processeur d'ordinateur à jeu d'instructions réduit (RISC) exécutant une instruction RISC normale et des intructions RISC spéciales.

2. The Risc PC (codenamed Medusa) was Acorn's next generation ARM-based RISC OS computer, which superseded the Acorn Archimedes.

Le Risc PC (nom de code « Medusa ») est basé sur la nouvelle génération ARM de l'ordinateur RISC OS d'Acorn, qui a remplacé le Acorn Archimedes.

3. Industrial backplane RISC (Reduced Instruction Set Computers) computers

Ordinateurs RISC (ordinateurs à jeu d'instructions réduit) à panneaux arrière industriels

4. A RISC processor apparatus and method for supporting X86 virtual machine.

L'invention porte sur un appareil et un procédé de processeur RISC pour supporter une machine virtuelle X86.

5. Port to the 32-bit RISC microprocessor of Renesas Technology.

Portage pour le microprocesseur RISC 32 bits de Renesas Technology.

6. Risc processor apparatus and method for supporting x86 virtual machine

Appareil et procédé de processeur risc pour supporter une machine virtuelle x86

7. Risc processor with context switch register sets accessible by external coprocessor

Processeur risc possedant des ensembles de registres de commutation d'environnement accessibles a un coprocesseur externe

8. These are the significant feature of RISC; reduced instruction set computers.

Article détaillé : Reduced instruction set computer.

9. MIPS Computer Systems is founded, and begins developing its RISC architecture.

MIPS Computer Systems est fondé, et commence le développement de son architecture RISC.

10. The device comprises an X86 system and an ARM (Advanced RISC Machines) system.

Le dispositif comprend un système X86 et un système ARM (machine RISC avancée).

11. emtrion offers a range of Single Board Computers featuring 32-bit RISC processors.

HiCO.SH3, HiCO.SH7760 et HiCO.SH7780 sont disponibles en tant que modules PC/104.

12. Also in 1994, Acorn Computers launched its Risc PC series of high-end desktop computers.

Toujours en 1994, Acorn Computers lance son Risc PC, série d'ordinateurs de bureau haut-de-gamme.

13. This is a port to Hewlett-Packard's PA-RISC architecture, and it is in an advanced stage.

C'est le portage sur l'architecture PA-RISC de Hewlett-Packard. Il est dans une phase avancée de développement.

14. Multi-core reduced instruction set computer (RISC) system on chip processors for data center and cloud applications

Systèmes de jeu d'ordinateurs à instruction réduite et à centrales à mémoires multiples (RSIC) sur processeurs à puces pour centres de données et applications sur le cloud

15. ARM is based on the Advanced RISC Computing (ARC) specification, which provides an operating environment for Windows NT.

ARM est basé sur les spécifications Advanced RISC Computing (ARC) qui définissent un environnement d'opération pour Windows NT.

16. Secondly, the commitment will not lead to an elimination of competition in the segment for RISC-based computers.

En deuxième lieu, l'engagement n'aboutira pas à l'élimination de la concurrence sur le segment des ordinateurs fondés sur la technologie RISC.

17. A RISC processor includes a sequencer (12), a register ALU (RALU) (14), data RAM (16), and a coprocessor interface (18).

Selon cette invention, un processeur RISC comprend un séquenceur (12), une ULA avec registres (ULAR) (14), une RAM de données (16) et une interface coprocesseur (18).

18. The apparatus contains a DSP core (4) that performs computations in accordance with a reduced instruction set (RISC) architecture.

L'appareil contient une mémoire centrale DSP (4) qui effectue les calculs en fonction d'une architecture RISC (à jeu d'instructions réduit).

19. Olivetti therfore needs a full-line offering of RISC computers to maintain its position as a leading European supplier.

Par conséquent, Olivetti doit pouvoir offrir toute une gamme d'ordinateurs RISC pour rester l'un des premiers constructeurs européens.

20. A lane address from the processor to the computational unit is provided over a first address lead (risc is ua).

Une adresse de voie du processeur vers l'unité de calcul est fournie sur un premier conducteur d'adresse (risc is ua).

21. The software is distributed on a Reduced Instruction Set Computer (RISC) processor, ATmega16, and a standard personal computer or laptop.

Le logiciel d’exploitation distribué sur un processeur RISC (ordinateur à jeu d’instructions réduit) ATmega16 et un ordinateur individuel ou portable standard.

22. On the RISC, the driver, buffer and interfacing software is programmed in C++, using an interrupt-driven state machine concept

Sur le processeur RISC, le pilote de périphérique, la mémoire tampon et le logiciel d'interface sont programmés en C++, et le concept utilisé est celui de machine à états déclenchés par interruption

23. The RISC movement in computer architecture postulated that hardware should be designed for compilers rather than for human assembly programmers.

Le mouvement RISC dans l'architecture des ordinateurs a postulé que le matériel devait être conçu pour faciliter l'écriture des compilateurs plutôt que pour les programmeurs en assembleur.

24. In 1992 he became the architecture manager for the group that developed a personal computer using the PowerPC RISC microprocessor.

En 1992, il est devenu responsable de l'architecture pour le groupe qui a mis au point l'ordinateur personnel en utilisant le processeur PowerPC RISC.

25. The software is distributed on a Reduced Instruction Set Computer (RISC) processor, ATmega # and a standard personal computer or laptop

Le logiciel d'exploitation distribué sur un processeur RISC (ordinateur à jeu d'instructions réduit) ATmega # et un ordinateur individuel ou portable standard

26. On the RISC, the driver, buffer and interfacing software is programmed in C++, using an interrupt-driven state machine concept.

Sur le processeur RISC, le pilote de périphérique, la mémoire tampon et le logiciel d’interface sont programmés en C++, et le concept utilisé est celui de machine à états déclenchés par interruption.

27. SPARC (Scalable Processor Architecture) is a reduced instruction set computing (RISC) instruction set architecture (ISA) originally developed by Sun Microsystems.

SPARC, acronyme de Scalable Processor Architecture, est une architecture de processeur de type RISC, originellement développée par Sun Microsystems.

28. ARC, AlphaBIOS, or ARCSBIOS console, based on the Advanced RISC Computing (ARC) specification, which provides an operating environment for Windows NT.

Les consoles ARC, AlphaBIOS ou ARCSBIOS, basées sur les spécifications « Advanced RISC Computing »(ARC) qui fournissent un environnement opérationnel pour Windows NT.

29. The use of Harvard architecture DSPs (digital signal processor) such as the Analogic SHARC (Super Harvard Risc Computer) should also be considered.

Les fonctions de traitement d’images mentionnées précédemment sont considérées comme essentielles par les médecins praticiens et le marché.

30. Planning for expansion is currently underway. Technology High availability RISC/6000 computing complex HL/7 messaging via a TCP/IP secure network.

Toutefois, en raison des limites du logiciel, on ne peut actuellement utiliser cette base de données pour établir des liens avec d'autres composantes du système de santé.

31. The measured phase difference value is assigned to a specified register inside the FPGA and transmitted to an advanced RISC machine (ARM) via a data bus.

La valeur du déphasage mesuré est affectée à un registre spécifié à l'intérieur du FPGA et transmise par l'intermédiaire d'un bus de données à une machine ARM (Advanced RISC Machine), c'est-à-dire à une machine avancée à ordinateur RISC ou à jeu réduit d'instructions (Reduced Instruction Set Computer).

32. In desktop computers, RISC is still at a disadvantage compared to CISC because most of the applications currently on the market work with CISC.

Dans les ordinateurs desktop, RISC est toujours désavantagée par rapport à CISC parce que la plupart des applications actuellement sur le marché utilisent la technologie CISC.

33. Meanwhile, John Cocke, one of the chief designers of early IBM computers, began a research project to design the first reduced instruction set computer (RISC).

Sur cette idée, John Cocke, un des principaux concepteurs des premiers ordinateurs IBM, lança un projet de recherche destiné à concevoir le premier ordinateur RISC.

34. A combined native (RISC or CISC) microprocessor and stack (Java) machine (10, 11, 13) are constructed so that Java VM instructions can be executed in hardware.

La présente invention a trait à une combinaison d'un microprocesseur natif (RISC ou CISC) et d'une machine à pile (Java) (10, 11, 13) construite de sorte que les instructions Java VM puissent être exécutées en matériel.

35. A little later Werner came along with his PA-RISC machine again, and also one of the sparc machines that Krisztian Mark Szentes donated to us.

Un peu plus tard, Werner est arrivé à nouveau avec sa machine PA-RISC, et aussi une des machines sparc que Krisztian Mark Szentes nous avait données.

36. If you don't know which version of PA-RISC your box is using, please check the links above to find out whether you're using version 1.1 or 2.0.

Si vous ne connaissez pas la version du processeur PA-RISC de votre système, veuillez utiliser les liens ci-dessus pour déterminer si vous utilisez la version 1.1 ou 2.0.

37. Instructions Machine instructions are normally the size of the architecture's word, such as in RISC architectures, or a multiple of the "char" size that is a fraction of it.

Une instruction en langage machine est normalement de la taille d'un mot, comme dans les architectures RISC, ou de la taille d'un de ses multiples.

38. Disclosed is a system and method of adding functionality to a microprocessor, especially a RISC machine having a plurality of cores, with minimal changes in circuitry and while maintaining legacy features.

Système et procédé d'ajout d'une fonctionnalité à un microprocesseur, en particulier à une machine RISC dotée d'une pluralité de noyaux, ceci pour des changements minimes dans les circuits et avec maintien des caractéristiques d'origine.

39. ESP is a major technology breakthrough that combines our in-house design of both NAND flash memory chips and controller chips using advanced 32-bit RISC processing and leading edge algorithms.

La vitesse de pointe actuelle est de 20 MB/s en lecture et écriture. Ce nouveau standard a été développé dans des capacités qui vont jusqu'à 1 giga.

40. It saw use in some late-model Amiga machines and Amiga accelerator cards as well as some Atari ST clones, but Apple Computer and the Unix world had moved onto various RISC platforms.

Tous les deux ont un double pipeline superscalaire très semblable et un décodeur d'instructions qui décompose les instructions complexes en instructions plus simples avant l'exécution (effet du concept RISC sur les processeur CISC).

41. In a portable computing device having a system-on-chip (SoC) Acorn RISC Machine (ARM)-based resource architecture, a peripheral component interconnect express (PCIe) bus is used to insert PCIe device memory into system memory absent a PCIe driver.

Dans un dispositif informatique portable possédant une architecture de ressource basée sur une machine RISC Acorn (ARM) d'un système sur puce (SoC), un bus d'interconnexion de composants périphériques express (PCIe) est utilisé pour insérer une mémoire d'un dispositif de PCIe dans une commande de PCIe dont la mémoire système est absente.

42. In 1988, the company made a licensing arrangement with MIPS Computer Systems to gain access to the compiler back end technology for the MIPS R3000 RISC microprocessor, and commenced work on an Ada cross compiler system for the R3000.

En 1988, la société a conclut un accord de licence avec MIPS Computer Systems pour accéder à la technologie du back-end de compilateur pour le microprocesseurMIPS R3000 RISC et a commencé à travailler sur un système cross compilateur Ada.