1. High voltage cmos logic using low voltage cmos process

Logique cmos haute tension utilisant un procede cmos basse tension

2. Self-aligned cmos process

Procede de fabrication de cmos a alignement automatique

3. Fully depleted silicon-on-insulator cmos logic

Logique cmos silicium sur isolant entierement appauvrie

4. The processor elements are implemented as CMOS/neuron MOS threshold value logic elements or CMOS/NMOS pass transistor logic elements.

Les éléments processeurs sont réalisés sous la forme d'éléments de logique de valeur de seuil CMOS/neurone-MOS ou d'élément de logique transistor de passage CMOS/à canal MOS-N.

5. Temperature compensated cmos to ecl logic level translator

Traducteur thermocompense de signaux de niveaux logiques cmos a ecl

6. Ecl level/cmos level logic signal interfacing device

Dispositif d'interfaçage de signaux logiques du niveau ecl au niveau cmos

7. Selectively doping isolation trenches utilized in cmos devices

Tranchees d'isolation a dopage selectif utilisees dans les dispositifs cmos

8. Ecl and ttl to cmos logic converter

Convertisseur de logiques ecl et ttl en logique cmos

9. Monolayer dopant embedded stressor for advanced cmos

Stresseur intégré dopant monocouche pour cmos avancés

10. Large multi-input CMOS logic gates may be formed by a sequence of alternating CMOS NAND and NOR logic gates.

D'après l'invention, on peut créer des portes logiques CMOS importantes à entrées multiples par l'intermédiaire d'une séquence de portes logiques alternées NON ET et NON OU de CMOS.

11. In the preferred embodiment, CMOS logic circuitry is utilized.

Dans le mode de réalisation préféré, des circuits logiques du type MOS complémentaire sont utilisés.

12. The drivers are preferably complementary polar driven CMOS logic elements.

Ces pilotes sont de préférence des logiques CMOS à pilotage polaire complémentaire.

13. The asynchronous pipeline may also incorporate clocked CMOS logic gates.

Le pipeline asynchrone peut également comprendre des grilles logiques CMOS synchronisées.

14. High speed ratioed cmos logic structures for a pulsed input

Structures logiques cmos haute vitesse a transistors mis en rapport pour une entree impulsionnelle

15. Methods for contact resistance reduction of advanced cmos devices

Procédés de réduction de la résistance de contact de dispositifs cmos d'avant-garde

16. Various logic gates may be constructed using U-CMOS transistors.

Diverses portes logiques peuvent être construites à l'aide de transistors U-CMOS.

17. These advances are expected to redefine today's standard 'complementary metal-oxide semiconductors' (CMOS).

Ces progrès devraient permettre de redéfinir la norme actuelle des «semi-conducteurs complémentaires en oxyde de métal» (CMOS).

18. CMOS exists for the advancement of meteorology and oceanography in Canada.

Il a été nommé membre émérite de la Société canadienne de météorologie et d’océanographie (SCMO), qui a pour but de stimuler l’intérêt pour la météorologie et l'océanographie au Canada.

19. Non-volatile memory in cmos logic process and method of operation thereof

Mémoire non volatile en logique cmos et méthode d'utilisation de celle-ci

20. Integration of non-volatile charge trap memory devices and logic cmos devices

Intégration de dispositifs à mémoires non-volatiles à piégeage de charge et dispositifs logiques cmos

21. Method for forming self-aligned, dual silicon nitride liner for cmos devices

Procede pour former un revetement de nitrure de silicium double a grille auto-alignee pour des circuits cmos

22. Tri-layer pre-metal interlayer dielectric compatible with advanced cmos technologies

Dielectrique intercouche premetallique a trois couches utilisable en technologie cmos avancee

23. Method for forming self-aligned dual fully silicided gates in cmos devices

Procede de formation de grilles entierement recouvertes d'une couche de siliciure double a auto-alignement dans des dispositifs cmos

24. An exposure control unit 15 controls a charge accumulation time for a CMOS sensor 10.

Selon l'invention, une unité de réglage d'exposition (15) règle un temps d'accumulation de charge pour un capteur CMOS (10).

25. Integrated circuit low leakage power circuitry for use with an advanced cmos process

Circuits de commande a courant de fuite reduit dans un circuit integre destine a etre utilise dans un procede cmos ameliore

26. The fabrication technique obviates the need for post-CMOS masks, alignment, or assembly.

La technique de fabrication élimine le besoin de recourir à des masques post-CMOS, à l'alignement ou à l'assemblage.

27. A technique for obtaining a self-aligned twin-well structure in a CMOS process.

Technique permettant d'obtenir une structure auto-alignée à double puits dans un processus de production d'éléments CMOS.

28. Post-CMOS processing incorporates self-aligned selective nickel plating and sacrifices two aluminum layers.

Un traitement post-CMOS comprend un nickelage sélectif auto-aligné sacrifie deux couches d'aluminium.

29. Advances in CMOS technology are also expected to reduce the costs of manufacture.

Les progrès réalisés dans la technologie CMOS devraient également réduire les coûts de fabrication.

30. Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled cmos devices

Utilisation de bicouches de metal/nitrure metallique comme electrodes grilles dans des dispositifs cmos auto-alignes mis a l'echelle agressivement

31. Random access memory with CMOS-compatible nonvolatile storage element in series with storage capacitor is described herein.

La présente invention concerne une mémoire à accès aléatoire dotée d'un élément de mémoire non volatile compatible CMOS connecté en série avec un condensateur de stockage.

32. A method of making a self-aligned disposable gate electrode for advanced cmos design

Procede de fabrication de grille auto-alignee a usage unique pour modele de cmos perfectionne

33. An alternate embodiment provides a CMOS transmission gate in place of the second FET.

Dans une autre possibilité de réalisation, on dispose d'une porte de transmission CMOS à la place du second TEC.

34. Logical circuit where path transistor circuit and cmos circuit are combined, and its combination method

Circuit logique combinant un circuit a transistors a canaux et un circuit cmos, et procede mettant en oeuvre cette combinaison

35. The invention relates to image sensors, and, more particularly, to matrix sensors having CMOS active pixels.

L'invention concerne les capteurs d'image, et plus particulièrement les capteurs matriciels à pixels actifs en technologie CMOS.

36. Peripheral inputs use CMOS logic parallel load shift registers, which are easily interfaced to the SPI.

Des entrées pour périphériques sont dotées de registres à décalage à charges parallèles et logiques CMOS se raccordant facilement avec cette interface série pour périphériques.

37. The first is to demonstrate the feasibility of front- and back-end 45-nm CMOS logic process modules.

Le premier consiste à démontrer la faisabilité de modules de procédés logiques CMOS frontaux et dorsaux au 45 nm.

38. Rapid, low-power-loss and ecl (emitter coupled logic)-compatible output circuit used in cmos technology

Circuit de sortie rapide a faibles pertes en puissance, compatible avec la logique a couplage d'emetteur (lce), s'utilisant en technologie cmos

39. The pMOS and nMOS current mirrors provide active loads to the first and second CMOS inverters.

Les miroirs de courant pMOS et nMOS fournissent des charges actives aux premier et second inverseurs CMOS.

40. A process for fabricating aligned, stacked CMOS devices (110, 130) includes first forming a lower FET device (110).

Procédé de fabrication de dispositifs CMOS alignés et empilés (110, 130) consistant à former d'abord un dispositif FET inférieur (110).

41. Unlike conventional two-plane dynamic CMOS logic circuits, there is no need for clocking circuitry intermediate of the two planes.

A la différence des circuits logiques MOS complémentaires dynamiques à deux plans classiques, l'on n'a pas besoin de circuit d'horloge entre les deux plans.

42. The adiabatic logic family can achieve substantial reductions in energy dissipation when compared to traditional CMOS circuits.

Ladite famille logique adiabatique peut réduire considérablement la dissipation d'énergie par rapport aux circuits CMOS classiques.

43. Alternatively, the voltage drop is successfully converted into a CMOS level by using a dynamic logic circuit (40).

Dans un autre mode de réalisation, on convertit la chute de tension en niveau CMOS en utilisant un circuit logique dynamique (40).

44. Intermediary circuit between a low voltage logic circuit and a high voltage output stage in standard cmos technology

Circuit intermediaire entre un circuit logique a basse tension et un etage de sortie a haute tension realises dans une technologie cmos standard

45. The flagship of the Alpha DSLR range features the industry’s first ever 24.6 effective megapixel full-frame CMOS sensor.

Son niveau d’autonomie vous garantit jusqu'à 10 heures de musique ininterrompue.

46. These components use CMOS Copper logic and analogic technologies and apply to the entire range of mobile phones.

La qualification de produits comprenant des contrôleurs dits 'crypto' ouvre à Altis Semiconductor le marché bancaire.

47. complementary MOS types (CMOS) and N-channel types (NMOS) of all densities irrespective of access speed, configuration package or frame.

compris les types MOS complémentaires (CMOS) et les types à canal N (NMOS), de toutes densités et quels que soient leur vitesse d'accès, leur configuration, leur mode de scellement et leur support.

48. Preferably CMOS logic devices (72) that provide a signal which exhibits a direct relationship to capacitive loading are used.

On utilise de préférence des dispositifs logiques (72) à MOS complémentaire qui fournissent un signal en rapport direct avec la charge capacitive.

49. Thus, the CMOS active pixel has a very high sensitivity in a region where the intensity of light is weak.

Le pixel actif CMOS possède par conséquent une sensibilité élevée dans une région où l'intensité de la lumière est faible.

50. In an exemplary embodiment, drive electronics are fabricated into the substrate through conventional CMOS processing in alignment with associated cells of the array.

Par exemple, dans un mode de réalisation, des composants électroniques de commande sont fabriqués dans le substrat au moyen d'un traitement CMOS classique en alignement avec des cellules associées du réseau.

51. The technique may be applied to both CMOS image sensor and, in general, to any image sensors requiring dark frame subtraction.

On peut appliquer cette technique à un capteur d'images CMOS, et en général à des capteurs d'images nécessitant une soustraction d'image sombre.

52. The overall project objective was to combine CMOS (Complementary metal-oxide-semiconductor) circuitry with nanotechnological processes to develop advanced molecular sensors.

Le principal objectif du projet consistait à associer des circuits CMOS (Complementary metal-oxide-semiconductor, ou semi-conducteur à oxyde métallique complémentaire) à des procédés nanotechnologiques afin de développer des capteurs moléculaires avancés.

53. Some of the subsets of the plurality of frames are provided by a CCD or a CMOS camera (135 and 138).

Certains sous-ensembles de la pluralité de cadres sont fournis par une caméra CCD ou CMOS (135 et 138).

54. The source areas and drain areas are embodied in a self-aligning manner relative to the word lines according to standard CMOS logic technology.

Les zones de source et les zones de drain sont conçues de façon à être ajustées automatiquement par rapport aux lignes de mots d'après une technologie de logique CMOS standard.

55. A suitable ultra-thin dielectric is high quality gate oxide of about 50 angstrom thickness or less, as commonly available from presently available advanced CMOS logic processes.

Un diélectrique ultra-mince approprié est un oxyde de grille de haute qualité dont l'épaisseur est inférieure ou égale à environ 50 angström comme ceux dont on dispose actuellement aujourd'hui grâce aux procédés de logique des semi-conducteurs complémentaires à l'oxyde de métal avancés.

56. An aqueous metal etching composition useful for removal of metals such as nickel, cobalt, titanium, tungsten, and alloys thereof, after formation of metal silicides via rapid thermal annealing during complementary metal-oxide-semiconductor (CMOS) transistor fabrication.

L'invention porte sur une composition aqueuse de mordançage servant à éliminer des métaux tels que le nickel, le cobalt, le titane, le tungstène, et leurs alliages après la formation de siliciures métalliques sous l'effet d'un recuit rapide lors de la fabrication de transistors CMOS.

57. Just press the shutter button and the advanced Exmor R CMOS Sensor inside the Sony CyberShot WX5 captures a high-speed burst of frames as you sweep the camera from side to side.

Avec une résolution de 14,2 millions de pixels effectifs pour des images impeccables avec très peu de bruit, il offre cette rapidité de réponse que recherchent les utilisateurs de reflex numérique dans un boîtier compact ne pesant que 456 g (sans batterie ni carte mémoire).

58. The present invention discloses a fixed pattern noise elimination circuit for CMOS image sensor, comprising a static random access memory (SRAM), a shift register, an analog signal processor (ASP), an analog-to-digital converter (ADC), a digital-to-analog converter (DAC) and a comparator.

L'invention porte sur un circuit d'élimination du bruit de modèle fixe d'un capteur d'images CMOS, comprenant une mémoire statique à accès aléatoire (SRAM), un registre de décalage, un processeur de signaux analogique (ASP), un convertisseur analogique-numérique (ADC), un convertisseur numérique-analogique (DAC) et un comparateur.