1. Hardware acceleration system for logic simulation using shift register as local cache

Systeme d'acceleration de materiel pour simulation logique utilisant un registre a decalage comme memoire cache locale

2. During read-out of the parity symbols, the parity symbols calculated in the retroactive shift register (S1,..., Sn) are combined with those of the storage shift register (R1,..., Rn) in an adding device (A2).

Lors de l'extraction des symboles de parité, les symboles de parité calculés dans le registre à décalage à boucle fermée (S1,..., Sn) sont combinés avec ceux du registre à décalage à mémoire (R1,..., Rn) dans un dispositif de sommation (A2).

3. A separate drain (24) is located adjacent each photodetector (16) and a shift register (18).

Un drain (24) séparé est situé à proximité de chaque photodétecteur (16) et d'un registre à décalage (18).

4. Between each photodetector (16) and its adjacent shift register (18) is an accumulation region (20).

Entre chaque photodétecteur (16) et son registre de décalage adjacent (18) se trouve une région d'accumulation (20).

5. Based on the circuit, also disclosed are a shift register and unit thereof, and display.

En se basant sur le circuit, l'invention concerne également un registre à décalage et son unité, ainsi qu'un dispositif d'affichage.

6. An exposure control barrier (28) is provided between each drain (24) and the adjacent shift register (18).

Une barrière (28) de commande d'exposition est ménagée entre chaque drain (24) et le registre à décalage (18) adjacent.

7. After a given number of cycles, the direction of data flow in the storage shift register is reversed.

Après un nombre donné de cycles, le sens du flux de données dans le registre à décalage à mémoire est inversé.

8. Transfer gates (42) are provided to selectively transfer charge carriers from the photodetectors (16) to their adjacent shift register (18).

On a prévu des portes de transfert (42) destinées à transférer sélectivement des porteurs de charge des photodétecteurs (16) à leur registre à décalage (18) adjacent.

9. A transfer gate (26) is provided between the shift register (18) and its adjacent line or column of accumulation regions (20).

On a prévu une porte de transfert (26) entre ledit registre de décalage (18) et sa ligne ou sa colonne adjacente de régions d'accumulation (20).

10. Shift electrodes forming a shift register are driven by negative electrical potentials and accumulations of holes in p type semiconductor material represent data.

Des électrodes de décalage formant un registre à décalage sont alimentées par des potentiels électriques négatifs et des accumulations de trous dans un matériau semi-conducteur de type p représentent des données.

11. A separate CCD shift register (18) is in the substrate (12) along each column of the photodetectors (16) and between adjacent columns of the photodetectors (16).

Un registre à décalage (18) à couplage de charge séparé se trouve dans le substrat (12) le long de chaque colonne des photodétecteurs (16) et entre des colonnes adjacentes de photodétecteurs (16).

12. The present invention discloses a fixed pattern noise elimination circuit for CMOS image sensor, comprising a static random access memory (SRAM), a shift register, an analog signal processor (ASP), an analog-to-digital converter (ADC), a digital-to-analog converter (DAC) and a comparator.

L'invention porte sur un circuit d'élimination du bruit de modèle fixe d'un capteur d'images CMOS, comprenant une mémoire statique à accès aléatoire (SRAM), un registre de décalage, un processeur de signaux analogique (ASP), un convertisseur analogique-numérique (ADC), un convertisseur numérique-analogique (DAC) et un comparateur.

13. The window comparator (200) includes a bidirectional 2:1 multiplexer (206), a counter (208), a first and second comparator (210, 212), a binary adder (214), a 3:8 decoder (216), eight 2-input OR gates (218), a subtractor (220), a bitmask (222), a shift register (224) with latched outputs, and a read buffer (204).

Le comparateur de créneaux (200) comprend un multiplexeur bidirectionnel 2/1 (206), un compteur (208), un premier et un deuxième comparateur (210, 212), un additionneur binaire (214), un décodeur 3:8 (216), huit portes OU inclusif à deux entrées (218), un soustracteur (220), un masque binaire (222), un registre à décalage (224) avec des sorties verrouillées et une mémoire intermédiaire de sortie (204).