1. Active bias control circuit for an amplifier and method of power up sequencing the same

Circuit de commande de polarisation active pour un amplificateur et procédé d'exécution de séquence pour sa mise sous tension

2. During power-up of the NVM, an address table including the logical-to- physical address mapping of the pages can be created.

Durant la mise sous tension de la NVM, une table d'adresses incluant la conversion logique / physique d'adresses des pages peut être créée.

3. A Spin Transfer Torque Magnetoresistive Random Access Memory (STT-MRAM) array including a plurality of bit cells (420-432), a power-up controller (405), and a first plurality of precharge transistors (410-413) is disclosed.

L’invention concerne un réseau de mémoires vives magnétorésistive à couple de transfert de spin (STT-MRAM) comprenant une pluralité de cellules de bits (420-432), une unité de commande de mise en marche (405) et une première pluralité de transistors de précharge (410-413).