1. In one embodiment, the microprocessor executes the x86 instruction set and the alternate instruction set is the ADSP 2171 instruction set.

Dans un mode de réalisation, le microprocesseur exécute le jeu d'instructions x86 et le jeu d'instructions de remplacement est le jeu d'instructions ADSP 2171.

2. In one embodiment, the microprocessor executes the x86 instruction set and the ADSP 2171 instruction set.

Dans un mode de réalisation, le microprocesseur exécute les jeux d'instructions x86 et ADSP2171.

3. SPARC (Scalable Processor Architecture) is a reduced instruction set computing (RISC) instruction set architecture (ISA) originally developed by Sun Microsystems.

SPARC, acronyme de Scalable Processor Architecture, est une architecture de processeur de type RISC, originellement développée par Sun Microsystems.

4. Industrial backplane RISC (Reduced Instruction Set Computers) computers

Ordinateurs RISC (ordinateurs à jeu d'instructions réduit) à panneaux arrière industriels

5. These are the significant feature of RISC; reduced instruction set computers.

Article détaillé : Reduced instruction set computer.

6. Method and instruction set including register shifts and rotates for data processing

Procédé et jeu d'instructions comprenant des décalages et rotations de registre pour le traitement de données

7. When this bit is set, the microprocessor is in extended instruction set mode.

Une fois ce bit fixé, le microprocesseur se trouve en mode à jeu d'instructions élargi.

8. Multi-core reduced instruction set computer (RISC) system on chip processors for data center and cloud applications

Systèmes de jeu d'ordinateurs à instruction réduite et à centrales à mémoires multiples (RSIC) sur processeurs à puces pour centres de données et applications sur le cloud

9. The PowerPC 601 was the first generation of microprocessors to support the basic 32-bit PowerPC instruction set.

Le processeur PowerPC 601 constitua la première génération de microprocesseurs supportant l'ensemble d'instructions de base PowerPC en 32 bits.

10. A method and apparatus to gain additional functionality of a microprocessor by adding an extended instruction set mode.

La présente invention concerne un procédé et un dispositif conférant une fonctionnalité supplémentaire à un microprocesseur par l'ajout d'un mode à jeu d'instructions élargi.

11. The apparatus contains a DSP core (4) that performs computations in accordance with a reduced instruction set (RISC) architecture.

L'appareil contient une mémoire centrale DSP (4) qui effectue les calculs en fonction d'une architecture RISC (à jeu d'instructions réduit).

12. Unlike processors from Intel, Advanced Micro Devices or VIA Technologies, Loongson does not directly support the x86 instruction set.

Contrairement aux processeurs plus classiques comme Intel, AMD ou VIA Technologies, les Loongson ne supportent pas le jeu d’instructions x86.

13. The software is distributed on a Reduced Instruction Set Computer (RISC) processor, ATmega # and a standard personal computer or laptop

Le logiciel d'exploitation distribué sur un processeur RISC (ordinateur à jeu d'instructions réduit) ATmega # et un ordinateur individuel ou portable standard

14. A full instruction set provides complete arithmetic and logical operations using index registers and accumulator while minimizing external memory access.

Un jeu d'instructions complet permet en outre d'achever des opérations arithmétiques et logiques à l'aide de registres d'index et d'un accumulateur, tout en minimisant l'accès mémoire externe.

15. The software is distributed on a Reduced Instruction Set Computer (RISC) processor, ATmega16, and a standard personal computer or laptop.

Le logiciel d’exploitation distribué sur un processeur RISC (ordinateur à jeu d’instructions réduit) ATmega16 et un ordinateur individuel ou portable standard.

16. A method for operating a Reduced Instruction Set Computer, RISC, processor that executes normal RISC instruction and special RISC instructions.

Procédé d'exploitation d'un processeur d'ordinateur à jeu d'instructions réduit (RISC) exécutant une instruction RISC normale et des intructions RISC spéciales.

17. Meanwhile, John Cocke, one of the chief designers of early IBM computers, began a research project to design the first reduced instruction set computer (RISC).

Sur cette idée, John Cocke, un des principaux concepteurs des premiers ordinateurs IBM, lança un projet de recherche destiné à concevoir le premier ordinateur RISC.

18. Combining a full 18-bit wide instruction set with 32 general purpose registers, the LatticeMico8 is a flexible Verilog reference design suitable for a wide variety of markets, including communications, consumer, computer, medical, industrial, and automotive.

Combinant un jeu d'instructions de 18 bits et 32 registres à usage général, le LatticeMico8 est un modèle Verilog adapté à une grande variété de marchés, incluant la communication, les consommateurs, le domaine du médical...