1. A female version of Death Adder makes an appearance in Marvel Disk Wars: The Avengers.

Une version féminine de Aspic fait une apparition dans Marvel Disk Wars: The Avengers. ↑ Marvel

2. Adder circuit

Circuit additionneur

3. Type | Details | Functional Adder Allowances (W) |

Type | Détails | Tolérances des extensions de fonctionnalités (W) |

4. A carry-save adder for use in a binary multiplier with a reduced number of full adder stages.

Un additionneur de report-sauvegarde, destiné à être utilisé dans un multiplicateur binaire, comporte un nombre réduit d'étages d'additionneur intégral.

5. Type || Details || Functional Adder Allowances (W)

Type || Détails || Tolérances des extensions de fonctionnalités (W)

6. The novel adder circuit is designed using multiplexer circuits and two input inverted logic gates making the adder very fast.

La conception du nouveau circuit additionneur fait appel à des circuits multiplexeurs et à des portes à logique inversée à deux entrées, d'où sa rapidité.

7. The apparatus further comprising at least two electronic-circuits, operatively associated with the first adder and the second adder.

Le premier additionneur, le deuxième additionneur et au moins deux circuits électroniques sont conçus et construits de manière à obtenir la valeur, le statut de débordement et un signe de l'addition d'au moins trois entrées de données, au moyen de règles de parité prédéterminées associées à une caractéristique de parité d'au moins trois entrées de données.

8. The DLC circuit (68) has an adder (176), the adder (176) having a plurality of inputs and an output.

Le circuit DLC (68) comprend un additionneur analogique (176), ledit additionneur (176) étant doté d'une pluralité d'entrées et d'une sortie.

9. Because... the Black Adder gives you his word

La Vipère Noire vous donne sa parole

10. In one embodiment, the system includes an adder.

Dans un mode de réalisation, le système comprend un additionneur.

11. Alternating polarity carry look ahead adder circuit

Circuit additionneur a retenue anticipee et a polarites alternees

12. In the first adder, the first source is connected to the addend input of the first full adder, the second source is connected to the augend input of the first full adder, the third source is connected to the carry input of the first full adder, the sum output of the first full adder is connected to the addend input of the second full adder, the carry output of the first full adder is connected to the carry input of the next higher order stage of the second full adder, and the fourth source is connected to the augend input of the second full adder.

Dans le premier additionneur, la première source est connectée à l'entrée deuxième opérande du premier additionneur complet, la deuxième source à l'entrée premier opérande du premier additionneur complet, la troisième source à l'entrée report du premier additionneur complet, la sortie total du premier additionneur complet à l'entrée deuxième opérande du second additionneur complet, la sortie report du premier additionneur complet à l'entrée report de la phase suivante par ordre d'évolution du second additionneur complet et la quatrième source à l'entrée premier opérande du second additionneur complet.

13. Binary squarer with shifter and selectable adder

Circuit d'elevation au carre avec dephaseur et additionneur selectionnable

14. Could nota worm, an adder, do so much?

Un ver, une vipère en auraient fait autant!

15. These amplified signals are summed together in adder (190).

Ces signaux amplifiés sont additionnés l'un à l'autre dans un additionneur (190).

16. are accumulated by means of an adder (45¿1?).

sont accumulés au moyen d'un addtioneur (45¿1?).

17. are accumulated by means of an adder (45¿2?).

sont cumulés au moyen d'un additioneur (45¿2?).

18. System and method for a fast carry/sum select adder

Systeme et procede pour sommateur selectionneur rapide de report/somme

19. A Multiply-Accumulate circuit (100) includes an exponent adder (140), a mantissa multiplier (142), a shifter (144), an adder (148), and an accumulator (152).

L'invention concerne un circuit (100) de multiplication-accumulation comprenant un additionneur (140) d'exposants, un multiplicateur (142) de mantisse, un décaleur (144), un additionneur (148), et un accumulateur (152).

20. Said butterfly operator has an architecture comprising the hardware adder/subtractor modules (40', 42', 48', 50'), each including a plurality of basic adder/subtractor modules.

Cet opérateur papillon présente une architecture comportant des modules matériels d'addition/soustraction (40', 42', 48', 50'), chacun incluant plusieurs modules élémentaires d'addition/soustraction.

21. A carry propagate adder circuit which differentially senses a carry input

Circuit additionneur a propagation de report detectant de maniere differentielle un signal de report d'entree

22. The temperature compensation voltages are combined by the adder circuit (14).

Les tensions de compensation thermique sont combinées par le sommateur (14).

23. One subset of cells of each array also includes a respective two-bit adder, and another subset of cells of each array includes a respective three-bit adder.

Un sous-ensemble de cellules de chaque rangée comprend également un additionneur respectif à deux bits, et un autre sous-ensemble de cellules de chaque rangée comprend un additionneur respectif à trois bits.

24. Method and apparatus of combining signals in a digital pipelined signal adder

Procede et appareil de multiplexage de signaux dans un additionneur de signaux pipeline numeriques

25. An adder subtracts the scaled fractional decrease from the previous decay function value.

Un additionneur soustrait la diminution fractionnée échelonnée de la valeur de fonction de décroissance précédente.

26. TECMEMORY , TECSTORAGE , TECINT_DISPLAY , TECSWITCHABLE , and TECEEE are adder allowances as specified in Table 7.

TECMEMORY , TECSTORAGE , TECINT_DISPLAY , TECSWITCHABLE , et TECEEE sont des tolérances supplémentaires telles que spécifiées dans le tableau 7.

27. This adder applies to all volumes of internal memory and should be scaled accordingly.

Cette extension s'applique à tous les volumes de mémoire interne et devrait être modulée en conséquence.

28. Combinatorial logic coupled to the adder adapts the signals based on the accumulated data.

Une logique combinatoire reliée au sommateur adapte les signaux en fonction des données accumulées.

29. The adder is arranged to add outputs from the first and second post-processors.

Le sommateur est conçu pour faire la somme des sorties du premier et du second postprocesseur.

30. In 1991 and 1993 we experimentally manipulated adder densities to rule out potential island effects.

En 1991 et 1993, nous avons manipulé expérimentalement la densité des vipères de façon à éliminer les effets possibles de l'habitat insulaire.

31. The discriminator determines the sign of the output signal of the adder-subtractor.

Le discriminateur détermine le signe du signal de sortie de l'additionneur-soustracteur.

32. A multiplicity of adders (53) is electronically controlled by an adder-control signal.

Une pluralité de sommateurs (53) est activée par commande électronique par un signal de commande de sommateur.

33. The adder adds this shifted product to the current content of the accumulator.

L'additionneur additionne ce résultat décalé au contenu courant de l'accumulateur.

34. This adder does not cover interfaces to external drives (e.g., SCSI) or internal memory.

Cette extension ne couvre pas les interfaces avec les unités externes (par exemple SCSI) ou la mémoire interne.

35. Logical circuitry (13,23) of each circuit (1,2,3,4) is coupled to an adder/subtracter (5).

Les circuits logiques (13,23) de chaque circuit (1,2,3,4) sont couplEs A un additionneur/soustracteur (5).

36. A plurality of adder modules receive the first output signals and performing either addition or subtraction on a selected combination of the first output signals, the adder modules generate a plurality of second output signals.

Une pluralité de modules additionneurs reçoivent les premiers signaux de sortie et en effectuant soit une addition soit une soustraction sur une combinaison sélectionnée des premiers signaux de sortie, les modules additionneurs génèrent une pluralité de seconds signaux de sortie.

37. Said delay-difference detector (6) further comprises an analog adder/subtracter (9) for adding/ subtracting sequential-logic circuit output signals and low pass filter(s) (10) located before or after said adder/subtracter (9).

Le détecteur (6) comprend également un additionneur-soustracteur analogique (9) conçu pour additionner/soustraire les signaux de sortie des circuits logiques séquentiels, et un ou plusieurs filtres passe-bas (10) situé(s) avant ou après l'additionneur-soustracteur (9).

38. The adder (204) is configured to subtract a predicted error from a phase profile signal.

L'additionneur (204) est configuré pour soustraire d'un signal de profil de phase une erreur prédite.

39. Results from the second carry-save adder are latched in a first and second register.

Les résultats du deuxième additionneur à report-sauvegarde sont verrouillés dans un premier et un deuxième registres.

40. An adder then adds the output of each amplifier to generate a radio frequency output.

Un additionneur effectue ensuite la somme des sorties de chaque amplificateur en vue de générer une sortie radiofréquence.

41. Provided are a floating-point adder and methods for implementing a floating-point adder with operand shifting based on a predicted exponent difference when performing an effective subtraction on normal or subnormal numbers.

La présente invention se rapporte à un additionneur à virgule flottante et à des procédés permettant de mettre en œuvre un additionneur à virgule flottante avec un changement des opérandes sur la base d'une différence d'exposant prédite lors de l'exécution d'une soustraction effective sur des nombres normaux ou sous-normaux.

42. A fast carry propagate adder circuit (10) which differentially senses a carry input bit C¿IN?

Circuit additionneur rapide à propagation de report (10) détectant de manière différentielle un bit de report d'entrée C¿IN?

43. This adder does not cover interfaces to external drives (e.g. SCSI) or internal memory.

Cette extension ne couvre pas les interfaces avec les unités externes (par exemple SCSI) ou la mémoire interne.

44. A carry select adder to add two binary addends to produce a binary sum.

L'invention concerne un additionneur à sélection de retenue pour additionner deux cumulateurs binaires pour produire une somme binaire.

45. To include these indirect impacts in the GHG methodology, a ‘risk adder’ should be introduced.

Afin de tenir compte de ces effets indirects dans la méthodologie relative aux gaz à effet de serre, un «facteur risque» a été introduit.

46. A gain circuit (5) is also connected between the first integrator and the second adder.

Un circuit de gain (5) est également connecté entre le premier intégrateur et le second additionneur.

47. A frequency synthesizer (200) has an accumulator (201 ), an adder (204), and a predictive filter (208).

En l'occurrence, on utilise un synthétiseur de fréquences (200) comportant un accumulateur (201), un additionneur (204) et un filtre prédictif (208).

48. The first adder is coupled to a first output, a first accumulator, and a bit shifter.

Le premier additionneur est couplé à une première sortie, à un premier accumulateur et à un premier déphaseur de bit.

49. For Enhanced-performance Integrated Displays, the adder is calculated as presented in Table 7 and Equation 3.

Dans le cas des dispositifs d'affichage intégrés à haute performance, la tolérance supplémentaire est calculée comme indiqué dans le tableau 7 et l'équation 3;

50. Said values (U14, U15) are algebraically added in an adder (51) during each of the bit intervals.

Ces valeurs (U14, U15) sont additionnées algébriquement dans un additionneur (51) pendant chacun des intervalles de bit.

51. The circuit allows to accumulate samples of the input communication channels in a register using an adder.

Ce circuit permet d'accumuler, au moyen d'un additionneur, des échantillons des canaux de communication d'entrée dans un registre.

52. The minuend input of the subtractor (s2), the delay element (v) and the constant adder (k2) are supplied with the highest digit (mb) of the output signal from the adder (sm), and the low pass (tp) is connected, as a PLL loop filter, via the output of the subtractor (s1) to the second input of the adder (sm).

L'entrée du diminuende du soustracteur (s2), le temporiseur (v) et l'additionneur des constantes (k2) sont alimentés par la position du signe (sb) et par le chiffre de poids fort (mb) du signal de sortie de l'additionneur (sm). Un filtre passe-bas (tp) sous forme d'un filtre PLL à boucle relie la sortie du soustracteur (s1) avec la deuxième entrée de l'additionneur (sm).

53. A dual function adder for computing a hardware prefetch address and an arithmetic operation value

Additionneur à double fonction pour calculer une adresse de prélecture matérielle et une valeur d'opération arithmétique

54. An accumulation adder has n unit accumulative adders arranged to correspond to the n groups.

Un additionneur d'accumulation comprend n unités d'additionneurs cumulatifs agencés pour correspondre aux n groupes.

55. A multiplier accumulator (32) is connected to the adder circuit (30) for receiving the output signal.

Un multiplicateur-accumulateur (32) est relié au circuit additionneur (30) afin de recevoir le signal de sortie.

56. In order to handle a variable of the lowest value bit, a device (224) is provided for determining in which adder block (206) of said adder blocks a lowest value bit of an operand to be subtracted is located.

Pour le traitement d'un bit variable d'ordre le plus inférieur, un dispositif (224) permet de déterminer dans quel bloc (206) d'additionneurs des blocs d'additionneurs se trouve un bit d'ordre le plus inférieur d'un opérande à soustraire.

57. Still further, the circuit comprises a digital adder and an analog-to-digital converter with an analog input connected to the output of the operational amplifier and a digital output connected to a first input of the digital adder.

En outre, le circuit comprend un additionneur numérique et un convertisseur analogique-à-numérique dont une entrée analogique est connectée à la sortie de l'amplificateur opérationnel et une sortie numérique est connectée à une première entrée de l'additionneur numérique.

58. An adder (26) subtracts the offset error estimate from future digital signals before these signals are decoded.

Un additionneur (26) soustrait l'estimation d'erreur de décalage des futurs signaux numériques avant que ces signaux ne soient décodés.

59. Adder for adding input signals comprising first (A) and second (B) binary input numbers, with N bits each.

Additionneur permettant d' additionner des signaux d'entrée comprenant un premier (A) et un deuxième (B) nombres binaires d' entrée, de N bits chacun.

60. This adder is applied only once, regardless of the lamp size or the number of lamps/bulbs employed.

Cette extension s'applique une seule fois, indépendamment des dimensions des lampes ou du nombre de lampes/ampoules utilisées.

61. Manufacturers should consider only the adder types that are available on a product in its as-shipped configuration.

Les fabricants devraient uniquement prendre en compte les types d'extensions qui sont disponibles sur un produit dans sa configuration d'usine.

62. For the adder allowances shown in Table # above, distinctions are made between primary and secondary types of adders

Pour les tolérances applicables aux extensions et indiquées dans le tableau # ci-dessus, on établit une distinction entre extensions de type principal et secondaire

63. An adder is also included that combines the weighted products from each of the shift groups.

Un additionneur sert à combiner les produits pondérés de chacun des groupes de décalage.

64. The apparatus comprising : a first adder, for adding the at least three n-bit data inputs, to provide a first output having at least 2n bits; a second adder for adding a portion of bits of the first output, the second adder being operable to add a plurality of m-bit addends, m being smaller than or equal to n.

L'appareil comprend un premier additionneur, destiné à additionner au moins trois entrées de données à n bits, pour former une deuxième sortie comprenant au moins 2n bits; un deuxième additionneur, destiné à additionner au moins une partie de bits de la première sortie, le deuxième additionneur fonctionnant de manière à ajouter une pluralité de cumulateurs à m bits, m étant inférieur ou égal à n; l'appareil comprend également au moins deux circuits électroniques associés fonctionnellement aux premier et deuxième additionneurs.

65. A full adder generates a partial sum and a partial carry in each of a sequence of cycles.

Un additionneur complet génère une somme partielle et une retenue partielle pendant chaque cycle d'une séquence de cycles.

66. This circuit allows BCD numbers and dual numbers to be added and subtracted with a single dual adder.

Ce circuit permet d'additionner et de soustraire des chiffres BCD et duals avec un seul additionneur dual.

67. The bit shift of the accumulator and the operation of the adder are controlled according to a program.

Le décalage de bit de l'accumulateur et l'opération de l'additionneur sont commandés par un programme.

68. Manufacturers should consider only the adder types that are available on a product in its as-shipped configuration

Les fabricants devraient uniquement prendre en compte les types d’extensions disponibles sur un produit dans sa configuration d’usine

69. Each binary adder has a plurality of parallel stages equal in number to the bits of the signals.

Chaque additionneur binaire comporte plusieurs phases parallèles d'un nombre égal à celui des bits des signaux.

70. A carry propagate adder is only required to propagate the accumulated carry once at the end of the accumulation.

Un additionneur de propagation de retenues est requis uniquement pour propager la retenue accumulée une fois à la fin de l'accumulation.

71. The steering of all input lines is done simultaneously by concurrently computing for all lines the required steering in an adder network (20) and executing the steering of all lines simultaneously in a routing network (30) responsive to the adder network (20).

L'aiguillage de toutes les lignes d'entrée est effectué simultanément en calculant concouremment pour toutes les lignes l'aiguillage requis dans un réseau additionneur (20) et en exécutant l'aiguillage de toutes lignes simultanément dans un réseau d'acheminement (30) sensible au réseau additionneur (20).

72. An adder (22) adds the Voc, Vr, and Vdyn to calculate an estimated voltage Vest of the battery.

Un sommateur (22) additionne le Voc, le Vr et le Vdyn pour calculer une tension estimée Vest de la batterie.

73. An adder (117) adds the outputs, subjected to bit width limitation, from from coherent receiving sections (101, 121).

Un sommateur (117) additionne les résultats, sous réserve de la limitation de la largeur de bits, provenant de sections de réception cohérentes (101, 121).

74. accidental death...

mort accidentelle...

75. You're either crawling all over them, licking their boots, or spitting poison at them like some Benzedrine puff adder.

Tu rampes devant eux, tu lèches leurs bottes, ou tu les injuries avec ta langue de vipère.

76. The filters are preferably implemented using simple hardware such as addressable read/write RAM, digital adder/subtracters, and registers.

Les filtres sont, de préférence, mis en ÷uvre au moyen de matériel simple tel qu'une mémoire RAM de lecture/écriture adressable, des additionneurs/soustracteurs numériques et des registres.

77. • Half or full adders, i.e. basic adder cells for one denomination (EXCLUSIVE-OR circuits H 03 K 19/21)

• Semi-additionneurs ou additionneurs complets, c. à d. cellules élémentaires d'addition pour une position (circuits OU EXCLUSIF H 03 K 19/21)

78. A method and apparatus is provided for combining a plurality of signals in a digital pipelined signal adder.

L'invention se rapporte à un procédé et à un appareil servant à multiplexer une pluralité de signaux dans un additionneur de signaux pipeline numériques.

79. Advantageously, this provides significant reductions in both dynamic switching power and short circuit power in the adder circuit.

Cela permet des réductions significatives sur l'énergie de commutation dynamique et l'énergie de court circuit du circuit additionneur.

80. Adder and multiplier circuits employing logic gates having discrete, weighted inputs and methods of performing combinatorial operations therewith

Additionneurs et multiplicateurs employant des portes logiques a entrees discretes et ponderees et leur utilisation pour l'execution d'operations en logique combinatoire