1. Unlike conventional two-plane dynamic CMOS logic circuits, there is no need for clocking circuitry intermediate of the two planes.

A la différence des circuits logiques MOS complémentaires dynamiques à deux plans classiques, l'on n'a pas besoin de circuit d'horloge entre les deux plans.

2. With a large number, i.e., hundreds, of stages arranged in parallel sub-arrays, the clocking conductor is snaked alongside the sub-arrays.

Grâce à un grand nombre, c'est-à-dire des centaines, d'étages disposés en sous-réseaux parallèles, le conducteur d'horloge serpente le long du bord des sous-réseaux.

3. A method and a system for Uniform Frequency Sample Clocking to directly sample the OCT signal with a temporally-non-linear sampling clock derived from a k-space wavemeter on the external sample clock input port of a digitizer.

La présente invention concerne un procédé et un système permettant la Synchronisation d'Echantillons de Fréquence Uniforme pour échantillonner directement le signal OCT avec une horloge d'échantillonnage temporellement non linéaire provenant d'un ondemètre espace k sur la borne d'entrée de l'horloge d'échantillonnage externe d'un numériseur.