Use "cache memory" in a sentence
1. Cache memory with write through, no allocate mode
Mémoire cache avec mode d'écriture immédiate sans allocation
2. Systems and methods for direct data access in multi-level cache memory hierarchies
Systèmes et procédés pour un accès direct aux données dans des hiérarchies de mémoires cache multiniveaux
3. The program memory is only accessed on instruction cache misses in the engines.
On n'a accès à la mémoire de programme que sur des absences de mémoire cache d'instructions dans les moteurs.
4. A single access to the cache memory (23) may cross virtual address line boundaries.
Un unique point d'accès à l'antémémoire (23) peut traverser des frontières de lignes d'adresses virtuelles.
5. The processor (1) retrieves blocks of data from a cache (5) or a memory (3).
Le processeur (1) extrait des blocs de données à partir d'une antémémoire (5) ou d'une mémoire (3).
6. A method, apparatus and system for dynamically controlling an addressing mode for a cache memory
Procédé, appareil et système de commande dynamique d'un mode d'adressage pour une mémoire cache
7. The conditional access mechanism uses the locking condition to implement conditional accessing of the cache memory.
Ledit mécanisme utilise la condition de blocage pour mettre en oeuvre l'accès conditionnel à la mémoire cache.
8. A microprocessor (100) including a level two cache memory (200) which supports multiple accesses per cycle.
L'invention concerne un microprocesseur (100) comprenant une mémoire cache de second niveau (200) prenant en charge plusieurs accès par cycle.
9. A cost effectiveness for copying the candidate data blocks to the cache memory device may be determined.
On peut déterminer un rapport coût/efficacité de la copie des blocs de données candidats vers le dispositif à mémoire tampon.
10. The local memory controller routes the access to the local addressable memory or the local cache depending on the state of the L1 SRAM bit.
Cette unité de commande de mémoire locale pilote l'accès à la mémoire adressable locale ou à la mémoire cache locale en fonction de l'état du bit L1 SRAM.
11. A processor includes a cache memory having at least one entry managed according to a copy-back algorithm.
La présente invention concerne un processeur comprenant une mémoire cache qui présente au moins une entrée gérée en fonction d'un algorithme de recopie (copy-back).
12. It allocates main memory for the file cache even when it is no longer available for running applications.
C’est précisément ici qu’O&O CleverCache entre en jeu et résout ce problème en prenant le contrôle de la gestion des ressources de mémoire pour la mémoire cache et les applications.
13. Similarity measures for acoustic feature vectors (54) are determined in groups that are then buffered into cache memory (59).
Des mesures de similitude pour les vecteurs de caractéristiques acoustiques (54) sont déterminées dans des groupes qui sont ensuite tamponnés dans l'antémémoire (59).
14. Two or more cache lines are to be stored in a memory page with tag bits aggregated together within the page.
Deux lignes ou plus de mémoire cache doivent être stockées dans une page mémoire avec des bits d'étiquette agrégés ensemble à l'intérieur de la page.
15. The main thing you might want to give a little thought to at the start is the amount of memory to allocate for GIMP's tile cache.
La seule chose à laquelle vous devez porter une attention particulière est le montant de mémoire alloué à la mémoire cache de GIMP.
16. The multicore processor may identify a cache miss for a block in the second cache.
Le processeur multicœur peut identifier un défaut de cache pour un bloc dans le second cache.
17. The cache controller performs a broadside compare of the reference address against all addresses held in the cache, and translates the reference address into a cache-array address.
Le gestionnaire d'antémémoire effectue une comparaison d'ensemble de l'adresse de référence avec toutes les adresses figurant dans l'antémémoire et traduit l'adresse de référence en une adresse d'assemblage d'antémémoire.
18. Pipelined access to single ported cache
Acces pipeline a une antememoire a un port
19. The cache system interfaces to the host bus through address and data buffers controlled by cache interface logic.
Le système d'antémémoire assure l'interface avec le bus hôte par l'intermédiaire de tampons d'adresses et de données commandés par une logique d'interface d'antémémoire.
20. Shared cache for a tightly-coupled multiprocessor
Mémoire cache partagée pour multiprocesseur jumelé
21. Translation lookaside buffer having cache existence information
Répertoire de pages actives possédant des informations d'existence de mémoire cache
22. Such tight coupling also eliminates an access into the first level cache for address translation, eliminates pollution of the first level cache by table entries and also reduces contention for the first level cache.
Ce couplage étroit supprime également un accès à l'antémémoire de premier niveau pour la traduction des adresses, supprime l'encombrement inutile de l'antémémoire de premier niveau par des éléments de tables et réduit en outre les conflits d'utilisation de l'antémémoire de premier niveau.
23. Memory cards (recording medium) and memory card adaptors
Cartes de mémoire (supports d'enregistrement) et adaptateurs pour cartes de mémoire
24. Scalable methods for disambiguating shared cache accesses in multi-level cache hierarchies of multiprocessing systems are disclosed providing for improved system performance and reduced cost.
L'invention porte sur des procédés à échelle variable destinés à lever des ambiguïtés concernant des accès à des antémémoires partagées dans le cadre de hiérarchies à antémémoires multiniveaux de systèmes multiprocesseurs, ces procédés permettant d'obtenir un meilleur rendement des systèmes et d'en réduire les coûts.
25. Cache address strobe control logic for simulated bus cycle initiation
Logique stroboscopique de declenchement de cycles simules de commande de bus
26. Memory allocation for virtual machines using memory map
Attribution de mémoire pour des machines virtuelles utilisant une configuration mémoire
27. Magnetic memory cell and magnetic random access memory
Cellule mémoire magnétique et mémoire vive magnétique
28. Computer memory addressing mode employing memory segmenting and masking
Mode d'adressage de mémoire d'ordinateur utilisant une segmentation et un masque de mémoire
29. Dynamic random access memory and random access memory cards
Cartes de mémoire vive dynamique et de mémoire vive
30. Finally, a method and apparatus are plrovided for storing a translated hierarchical address in a cache CAM and using the cache CAM to perform successive hierarchical address translations.
Enfin l'invention porte sur un procédé et un dispositif pour mémoriser une adresse hiérarchisée traduite dans une antémémoire associative et pour utiliser l'antémémoire associative pour réaliser des traductions d'adresses hiérarchisées successives.
31. Multilevel conversion table cache for translating guest instructions to native instructions
Mémoire cache de table de conversion multiniveau permettant de traduire des instructions d'hôte en instructions d'origine
32. The translation templates are then loaded into a translation template cache.
Les modèles de traduction sont ensuite chargés dans une mémoire cache de modèles de traduction.
33. Address translation cache that supports simultaneous invalidation of common context entries
Antémémoire de traduction d'adresse prenant en charge une invalidation simultanée d'entrées de contexte commun
34. Fully buffered DIMM architecture introduces an advanced memory buffer (AMB) between the memory controller and the memory module.
L'architecture des FB-DIMM introduit un nouvel intermédiaire entre le contrôleur de mémoire et la barrette de mémoire : le Advanced Memory Buffer (AMB).
35. The virtual memory may be capable of mapping a memory address to the compressed portion of memory.
La mémoire virtuelle peut être apte à mapper une adresse de mémoire à la portion compressée de mémoire.
36. The memory abstraction unit includes abstracted memory protocol logic for interpreting the memory requests from the clients.
L'unité d'abstraction de mémoire comprend une logique de protocole de mémoire abstraite pour interpréter les requêtes de mémoire provenant des clients.
37. Calibration of read/write memory access via advanced memory buffer
Calibrage d'accès mémoire de lecture/écriture par l'intermédiaire d'un tampon de mémoire avancé
38. Access to the memory channels is controlled by memory controllers.
L'accès aux canaux de mémoire est contrôlé par des contrôleurs de mémoire.
39. Method and memory controller for scalable multi-channel memory access
Procede et controleur de memoire pour acces memoire multicanal adaptable
40. The memory descriptor may include a host memory descriptor (address/length) and one or more local memory descriptors.
Le descripteur de mémoire peut comprendre un descripteur de mémoire hôte (adresse/longueur) et un ou plusieurs descripteurs de mémoire locale.
41. In some embodiments, a memory controller includes first and second memory channel interfaces and memory access control circuitry.
Cette invention se rapporte, dans certains modes de réalisation, à un contrôleur de mémoire qui comprend des première et seconde interfaces de canaux de mémoire et un circuit de commande d'accès mémoire.
42. In addition, the memory transistor has a gate-controlled memory effect.
De plus, le transistor de mémoire possède un effet de mémoire à commande par la grille.
43. Multimedia cards, memory cards, flash memory cards, memory chips, memory sticks, plugs, plug-in cards, encoded cards, smart cards, SIM cards, telephony calling cards, headphones, headsets, aerials
Cartes multimédias, cartes mémoire, cartes mémoire flash, puces mémoire, cartes mémoire flash, fiches, cartes enfichables, cartes codées, cartes à puce intelligente, cartes module d'identification de l'abonné, cartes d'appels téléphoniques, casques d'écoute, casques, antennes
44. Hardware acceleration system for logic simulation using shift register as local cache
Systeme d'acceleration de materiel pour simulation logique utilisant un registre a decalage comme memoire cache locale
45. Multi-channel first-in first-out cache queue controller and access method
Contrôleur de file d'attente d'antémémoire de type premier entré, premier sorti multicanaux et procédé d'accès
46. Address translation caching and i/o cache performance improvement in virtualized environments
Mise en cache de traduction d'adresse et amélioration de la performance d'antémémoire i/o dans des environnements virtualisés
47. Each of the memory modules accesses memory devices based on the memory requests and generates response status signals from the request identifier when the corresponding memory request is serviced.
Chacun des modules de mémoire accède aux dispositifs de mémoire en fonction des interrogations de mémoire et génère des signaux d'état de réponse en provenance de l'identificateur d'interrogation, lorsque l'interrogation de mémoire correspondante est satisfaite.
48. Memory card adaptors
Adaptateurs pour cartes à mémoire
49. Add to memory
Ajouter en mémoire
50. Each IP identity has its own ARP cache and Address Resolution Protocol (ARP).
Chaque identité IP présente sa propre mémoire cache ARP et un protocole de résolution d'adresse (ARP).
51. The memory access module includes a plurality of parallel memory access channels.
Le module d'accès mémoire comprend une pluralité de canaux d'accès mémoire parallèles.
52. Optimized cache consistency algorithm in a point-to-point interconnected multiple processor system
Algorithme optimisé de consistance de mémoire cache dans un système de traitement multiple interconnecté point à point
53. Data processing apparatus with memory rename table for mapping memory addresses to registers
Appareil de traitement de données doté d'une table de changement de nom de la mémoire pour la mise en correspondance d'adresses mémoire et de registres
54. RAM - (Random Access Memory) Memory available to the computer's processor to run programs.
Logiciel utilisé pour faire la mise en page de documents imprimés.
55. Method and system to achieve zero cycle penalty for access crossing a cache line
Procede et systeme pour atteindre une penalite de cycle nulle en vue d'obtenir un acces croisant une ligne de memoire cache
56. Dynamic memory space allocation
Attribution dynamique d'espace memoire
57. Random access memory capacity:
Capacité de la mémoire vive:
58. Memory management method and apparatus for multi-step non-uniform memory access numa architecture
Procédé de gestion de mémoire et appareil pour des architectures numa d'accès mémoire non uniforme en plusieurs étapes
59. Multi-mode memory access techniques for performing graphics processing unit-based memory transfer operations
Techniques d'accès mémoire multimode pour la mise en œuvre d'opérations de transfert de mémoire à base d’unité de traitement graphique
60. Adaptor for memory card
Adaptateur pour carte mémoire
61. Direct memory access controller
Unites de commande d'acces direct a la memoire
62. A system and method are described for intelligently flushing data from a processor cache.
L'invention concerne un système et un procédé pour vider intelligemment les données d'un cache de processeur.
63. The new memory manager allocates less memory and works faster than the previous incarnation.
Le nouveau gestionnaire de mémoire consomme moins de mémoire et travaille plus vite que sa version précédente.
64. Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem
Architecture d'ordinateur multiprocesseur incorporant plusieurs processeurs algorithmiques de memoire dans le sous-systeme de memoire
65. The memory element access device is connected in parallel to the resistive memory element.
Le dispositif d'accès à l'élément de mémoire est connecté en parallèle à l'élément de mémoire résistive.
66. A data storage device includes a memory having a three-dimensional (3D) memory configuration.
Selon l'invention, un dispositif de stockage de données comprend une mémoire ayant une configuration de mémoire tridimensionnelle (3D).
67. Access to memory region including confidential information access to memory region including confidential information
Accès à une région de mémoire contenant des informations confidentielles
68. The common page table can store virtual memory addresses to physical memory addresses mapping for memory chunks accessed by a job of an application.
La table de pages commune peut stocker des adresses de mémoire virtuelles à des adresses de mémoire physiques mappant des morceaux de mémoire auxquels accède une tâche d'une application.
69. In addition, perception scales and memory tests helped to observe content short-term memory representations.
En outre, des échelles de perception et des tests de mémoire ont aidé à observer les représentations du contenu par la mémoire à court terme.
70. Simultaneous invalidation of all address translation cache entries associated with x86 process context identifier
Invalidation simultanée de toutes les entrées d’antémémoire de traduction d'adresse associées à un identificateur de contexte de processus x86
71. A single integrated cache is maintained for file system data, status and pathname information.
Une seule antémémoire intégrée est maintenue pour les informations relatives au nom d'accès, à l'état et aux données du système de fichiers.
72. Memory allocation method and apparatus
Procédé et appareil d'allocation de mémoire
73. Cards and memory add-ons
Cartes d'extension et extensions de mémoire
74. Memory access and data control
Controle d'acces a une memoire et a des donnees
75. Semi-finished products and memory elements of shape memory alloys for measuring and control engineering
Produits semi-finis et éléments de mémoire en alliages à effet mémoire pour les techniques de mesure et de régulation
76. – make its memory available to a PC as an additional memory, via the USB connection;
– mettre sa mémoire à disposition d’un ordinateur, en tant que mémoire supplémentaire, au moyen d’un câble USB;
77. Integrated circuit with phase-change memory cells and method for addressing phase-change memory cells
Circuit integre dote de cellules de memoire a changement de phase et procede d'adressage de cellules de memoire a changement de phase
78. memory allocation and de-allocation,
de l'allocation et la désallocation de mémoire,
79. A memory controller (104) for a multi-byte burst memory device (102) may control access to memory based on parameters set up by a client (106).
L'invention concerne une unité de commande (104) de mémoire pour dispositif (102) à mémoire rafale à plusieurs octets pouvant commander l'accès à une mémoire en fonction de paramètres réglés par un client (106).
80. The control signals are sent to the dynamic memory devices to service the memory access request.
Les signaux de commande sont envoyés aux dispositifs RAM afin d'exploiter la demande d'accès mémoire.