1. • Half adders; Full adders consisting of two cascaded half adders

• Semi-additionneurs; Additionneurs complets composés de deux semi-additionneurs en cascade

2. Qualifying products- OM functional adders

Produits labellisables – extensions de fonctionnalités OM (modes de fonctionnement

3. The orthogonal walk subcircuit also includes adders, latches, and accumulators.

Le circuit de déplacement orthogonal comporte également des additionneurs, des verrous et des accumulateurs.

4. The vertical walk subcircuit of the TVD circuit includes adders, latches, and accumulators.

Le sous-circuit de déplacement vertical du circuit TVD comporte des additionneurs, des verrous et des accumulateurs.

5. A multiplicity of adders (53) is electronically controlled by an adder-control signal.

Une pluralité de sommateurs (53) est activée par commande électronique par un signal de commande de sommateur.

6. The segment is reconstructed by accumulating alternate ones of the table entries in separate adders.

Le segment est reconstruit en accumulant les entrées alternées de la table dans des additionneurs séparés.

7. Therefore, for Dawn, data for the last five years were used in determining the seasonal adders.

Le tableau 7.3 ci-dessous montre le point représentatif utilisé pour chacune des régions au Canada.

8. Possible implementation of all logic gates circuits, half, sub, full adders, transmission and storage data circuits.

Une possible mise en œuvre consiste en des circuits dont l'ensemble des portes sont logiques, des demi-additionneurs, des sous-additionneurs, des additionneurs complets, des circuits de données de transmission et de mise en mémoire.

9. and the multipliers/adders (12-15) to allow the determination of a continuous interpolating value.

et les multiplicateurs/sommateurs (12-15) pour permettre la détermination d'une valeur d'interpolation continue.

10. This leading-zero determination is preferably used in adders, floating-point processors and/or data processing equipment.

Cette détermination des zéros non significatifs est de préférence utile dans des additionneurs, des unités informatiques en virgule flottante et/ou des installations de traitement de données.

11. The semiconductor circuit comprises an arithmetic circuit (adders 1-3) and delay means (memory 4).

Le circuit semi-conducteur comprend un circuit arithmétique (totaliseurs 1-3) et un temporisateur (mémoire 4).

12. An accumulation adder has n unit accumulative adders arranged to correspond to the n groups.

Un additionneur d'accumulation comprend n unités d'additionneurs cumulatifs agencés pour correspondre aux n groupes.

13. That is, A/2 − yk is multiplied by &agr; and output to adders (38, 39).

Ainsi, l'opération A/2 yk est multipliée par $g(a) et elle est transmise aux additionneurs (38, 39).

14. An arithmetic circuit (60, 62) effectively multiply the outputs form the pre-adders by the coefficents.

Un circuit arithmétique (60, 62) multiplie effectivement par les coefficients les sorties des pré-additionneurs.

15. • Half or full adders, i.e. basic adder cells for one denomination (EXCLUSIVE-OR circuits H 03 K 19/21)

• Semi-additionneurs ou additionneurs complets, c. à d. cellules élémentaires d'addition pour une position (circuits OU EXCLUSIF H 03 K 19/21)

16. The total value for the base product plus the functional adders should be used to determine eligibility

Pour déterminer la possibilité d’attribuer le label ENERGY STAR, on utilisera la valeur totale pour le produit de base avec les extensions fonctionnelles

17. The invention may also include waveshaping circuits, adders, multipliers, time division multiplexing, and other types of filters.

Le dispositif peut aussi comporter des circuits de mise en forme d'ondes, des additionneurs, des multiplicateurs, un multiplexage à répartition dans le temps et d'autres types de filtres.

18. Feedback modifies the output when the adders determine the power applied to the load (12) in real time.

La contre-réaction modifie la sortie lorsque les circuits d'addition déterminent la puissance appliquée à la charge (12) en temps réel.

19. For the adder allowances shown in Table # above, distinctions are made between primary and secondary types of adders

Pour les tolérances applicables aux extensions et indiquées dans le tableau # ci-dessus, on établit une distinction entre extensions de type principal et secondaire

20. • in bit-parallel fashion, i.e. having a different digithandling circuit for each denomination (half or full adders 7/501)

• en mode parallèle binaire, c. à d. ayant un circuit de traitement de chiffre différent pour chaque position (semiadditionneurs ou additionneurs complets 7/501)

21. The multiplexers apply shifted inputs to adders in a sequence that produces the desired binary based interpolated values.

Les multiplexeurs appliquent des entrées décalées à un additionneur dans une séquence qui produit les valeurs interpolées à base binaire voulues.

22. The amplifier comprises a pair of inverters coupled to a pair of adders the inverters receiving the input differential signal.

Cet amplificateur comprend une paire d'inverseurs couplés à une paire d'additionneurs, les inverseurs recevant le signal différentiel d'entrée.

23. Body condition of male adders (females were excluded because the sample size was small) varied significantly among years in both populations.

La condition physique des vipères mâles (les femelles ont été exclues parce que trop peu nombreuses) variait significativement d'année en année chez les deux populations.

24. • in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination (half or full adders 7/501)

• en mode parallèle binaire, c. à d. ayant un circuit de traitement de chiffre différent pour chaque position (semi-additionneurs ou additionneurs complets 7/501)

25. At each stage in the accumulation, the output values of the two adders are two successive pixel values along the horizontal coordinate of the segment.

A chaque stade de l'accumulation, les valeurs de sortie des deux additionneurs sont deux valeurs de pixel successives le long de la coordonnée horizontale du segment.

26. The products from multipliers (15) and (16) are added, modulo 2, in adders (22) and (23) to the contents of registers (19) and (20), respectively.

Les produits issus des multiplicateurs (15, 16) sont respectivement additionnés modulo 2 dans des additionneurs (22, 23) aux contenus des registres (19, 20).

27. Delta Adders (20, 22) that directly follow the delta RAM (14) are used with an imput counter (24) for making a ring counter for the input samples.

Des additionneurs delta (20, 22) qui suivent directement la mémoire RAM delta (14) servent, conjointement avec un compteur d'entrée (24), à former un compteur annulaire pour les échantillons d'entrée.

28. The amplifier is characterized in that it further comprises a pair of controllable buffers for receiving the input differential signal and outputting a signal to the pair of adders.

L'amplificateur se caractérise en ce qu'il comporte par ailleurs une paire de tampons pouvant être commandés et conçus pour recevoir le signal différentiel d'entrée et pour délivrer en sortie un signal à la paire d'additionneurs.

29. The function circuits (30) may be, for example, arithmetic units (114), lookup tables (645), timing compensators (625a and 625b), adders/subtractors, statistics modules, image shifting circuitry, and other useful processing devices.

Les circuits de fonctions (30) peuvent être par exemple des unités arithmétiques (114), des tables de consultation (645), des compensateurs de synchronisation (625a et 625b), des additionneurs soustracteurs, des modules de statistiques, des circuits de décalage d'image et d'autres dispositifs de traitement utiles.

30. In order to do so, preferably standard analog modules, such as adders, integrators, multipliers, and differential amplifiers, are interconnected so as to reproduce elliptic time functions in a circuitry-related manner.

A cet effet, de préférence, des modules standards analogiques, tels que des additionneurs, des intégrateurs, des multiplicateurs et des amplificateurs différentiels, sont interconnectés de manière à reproduire, en relation avec une technique de circuit, des fonctions temporelles elliptiques.

31. Circuit arrangement for calculating matrix operations which recur frequently in signal processing, especially on connection with neural networks, consisting of a systolic array of multipliers and adders to which is connected a recursive accumulator.

Circuit pour l'exécution d'opérations matricielles, telles que celles qui reviennent très fréquemment dans le traitement des signaux, en particulier dans le cadre des réseaux neuronaux, comprenant un ensemble systolique de multiplicateurs et d'additionneurs auquel fait suite un accumulateur récursif.

32. The reduction unit also allows the m input operands to be subtracted from the accumulator value by simply inverting the bits of the input operands and setting a carry into each of a plurality of reduction adders to one.

L'unité de réduction permet également de soustraire les m opérandes d'entrée de la valeur d'accumulateur par inversion simple des bits des opérandes d'entrée et réglage à un d'un report dans chaque additionneur de réduction d'une pluralité.

33. The frequency synthesizer includes a phase accumulator (120) comprising a plurality of individual adders (121), each adding a predefined quantity to a digit of a frequency setting word in which the individual digits are residue digits of differing moduli.

Ledit synthétiseur de fréquences comporte un accumulateur de phase (120) comprenant une pluralité d'additionneurs individuels (121) ajoutant chacun une quantité prédéfinie au chiffre d'un mot de réglage de fréquence dans lequel les chiffres individuels sont des chiffres résiduels de moduli différents.

34. The module includes an operator unit comprising five inputs (A, B, C, D, E), three outputs (SO, S1, S), three adders/subtracters (add 1, add 2, add 3), and four logic units (mux A/B, mux D/E, mux E/S, mux ABC).

Le module comprend un bloc opérateur comportant cinq entrées (A, B, C, D, E), trois sorties (SO, S1, S), trois additionneurs/soustracteurs (add 1, add 2, add 3) et quatre blocs logiques (mux A/B, mux D/E, mux E/S, mux ABC).

35. Aerial holders, surge protection systems, aerial amplifiers, satellite converters, apparatus for the transmission of terrestrial and satellite television signals, coaxial adders, television signal adapters, covers for electric outlets, covers for electric cables, junction boxes (electricity and telecommunications), control cabinets, IT network cabinets, server cabinets, IT wall cabinets

Attaches d'antennes, systèmes anti-foudre, amplificateurs pour antennes, convertisseurs satellite, appareils de répartition du signal télévisuel terrestre et satellite, sommateurs concentriques, répartiteurs du signal télévisuel, caches de cosses électriques, gaines de câbles électriques, boîtes de jonction électriques et de télécommunications, armoires de commande, armoires réseaux de TI, armoires de serveurs, boîtiers muraux de TI

36. A digital signal processor (100) that is used for echo cancellation computations is disclosed, which includes parallel multiplier/adders (102/104 and 106/108), an input signal sample memory (120), and a plurality of accumulators (112, 114, 116, 118) for temporarily storing the results of the computations performed.

Ce processeur comprend des multiplicateurs/additionneurs parallèles (102/104 et 106/108), une mémoire d'étalonnage (120) de signal d'entrée, et une pluralité d'accumulateurs (112, 114, 116, 118) pour le stockage temporaire des résultats des calculs effectués.